扫码关注
- 全部
- 默认排序
Allego16.6中，执行color view save命令之后，保存相应的层颜色后，需要在打开其他的PCB文件也看打开之前保存的层，是不是需要在哪里设置路径，如果是，需要在哪里设置呢，请教一下。
走线需要优化，同网络的线也要保存3w差分对内不等长很多地方数据线不满足3w以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.
Logic设计原理图后，可以把原理图以PDF的形式输出，方便学安装软件的用户对原理图进行查阅。1）执行菜单命令“文件”→“生成PDF”进入“文件创建PDF”界面，在“文件名”栏填入文件名，指定其路径保存路径，如图4-65所示。图4-65 指
这个方法一般用于从其它原理图里面保存需要的原理图封装文件，这样就省了自己去绘制的过程，会节省很多的时间。第一步：在原理图界面，执行菜单命令“设计--生成原理图库”。如图1所示。图1第二步：点击完成以后，会重新生成一个SCH Library。
分别在上图示位置选择需要显示3d效果的器件进行匹配，对各参数进行设置以达到理想效果。设置好后点击Save进行保存。然后可点击Report进行查看匹配结果
安装AD18后，经常不定时 无规律出现提示：X2程序停止工作没有响应。紧接着就自动关闭程序，频繁的自动关闭程序，严重影响了工作，由于不定时自动关闭程序，没有来得及人工保存，工作白做了。请问老师和高手，怎样解决这个问题？
出现的原因：在原理图库中绘制了一个带有多个part的封装（HI3518EV200），但未设置PCB Footprint。在dsn空间的一个原理图内，通过Edit Part修改改器件的PCB Footprint时候，会因为dsn空间内的元器件封装与sch_lib.olb元件库的封装不同，导致会把修改后的封装保存到dsn空间内的Design Cache，并将名字修改为HI3518EV200_x。
当我们设计完PCB时，去进行保存的时候，在文件夹里面看到此刻的PCB文件非常大，这是为什么呢？是不是里面还有文件什么的？其实出现这个现象最大的原因就是在PCB工程加入了中文字库。那么遇到这种情况我们如何去解决？
答：我们在进行PCB设计的时候，需要经常保存文件，为了防止意外情况的发生。但是在保存的时候，总会弹出替换当前文件的警告，如图6-152所示，每次都需要去点击一下，比较麻烦。
虽然说很多学员与爱好者应该都知道具体的PCB软件操作，也知道了一些基本的PCB设计规则与需要注意的事项。但是当他把整个工程或者输出文件保存了之后，在文件夹里面去进行打开，你问他这是什么文件？他看文件的后缀不一定能认识出来。所以，总的来说很多人对于AD常用文件的后缀名称它是比较陌生的了。
全站最新内容推荐
